دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

گزارش آزمایش ۱۰

پیاده‌سازی یک پردازنده‌ی ساده

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی

سال تحصیلی ۱۴۰۴–۱۴۰۵

۱.۱۰ مقدمه و اهداف

هدف آزمایش، پیاده‌سازی یک پردازنده‌ی پشته‌ای ۸ بیتی با پشته‌ی هشت‌ثباتی، هشت دستور و حافظه‌ی ۲۵۶ بایتی است. آدرس‌های F8 تا FF به ورودی و خروجی نگاشت می‌شوند و برنامه‌ی $Y = ((X+23)\times 2)-12$ باید روی برد اجرا شود.

۲.۱۰ معماری و مجموعه‌دستور

این بخش پس از انجام آزمایش تکمیل می‌شود.

۳.۱۰ مسیر داده، کنترل و حافظه

این بخش پس از انجام آزمایش تکمیل می‌شود.

۴.۱۰ برنامه‌ی ماشین و تست‌بنچ

این بخش پس از انجام آزمایش تکمیل می‌شود.

۵.۱۰ پیاده‌سازی ورودی و خروجی روی برد

این بخش پس از انجام آزمایش تکمیل می‌شود.

نتیجه‌گیری

این بخش پس از انجام آزمایش تکمیل می‌شود.